`timescale 1ns / 1ps
/////////////////////////////////////////////////////////////////////////////
////                                                                     ////
//// Instituto Tecnologico de Costa Rica                                 ////
////                                                                     ////
//// Flip Flop D                                                         ////
////                                                                     ////
//// Este archivo es parte del proyecto: Pong Game                       ////
//// http://repositorio-charmander.googlecode.com/svn/trunk/             ////
////                                                                     ////
//// Descripcion                                                         ////
//// Implementacion de un juego de Pong como un proyecto                 ////
//// del curso de Taller de Dise;o Logico.                               ////
////                                                                     ////
//// Funcionamiento:                                                     ////
//// - Modulo programado de un flip-flop D con reset, el cual recibe una ////
////   señal por sincronizar y mediante un always le asigna un valor a  ////
////   la misma y retorna una señal sincronizada con el reloj del       ////
////   semaforo.                                                         ////
////                                                                     ////
//// Autores:                                                            ////
//// - Gia Chen, kathya0812@gmail.com                                    ////
////   Edgar Rojas, edtec217@gmail.com                                   ////
////                                                                     ////
/////////////////////////////////////////////////////////////////////////////
module flipflop(_clk_i, por_sincronizar_i, sincronizado_o);

	input _clk_i;
	input por_sincronizar_i;
	output reg sincronizado_o;
	 
	always @(posedge _clk_i)
	begin
		sincronizado_o <= por_sincronizar_i;
	end

endmodule

